- Home
- Mitarbeiter
- Lehre
- Forschung
- Formal Verification of Analog AI Hardware (FAI)
- Energieoptimierte analoge Schaltungen für deep neural networks (ENERGICS)
- Formal Abstraction and Verification of Analog Circuits (faveAC)
- Analog-Coverage in der Nanoelektronik (ANCONA)
- Hochverlässliches selbst-adaptives Mixed-Signal Multi-Core System-on-Chip(MixedCoreSoC)
- Mikrosystem-Design-Flow für KMUs (MiDes)
- Code-Coverage for Verilog-A Models
- ASDeX (Formalized Specification of Analog Circuits)
- FAC'14 Benchmark Suite
- Equivalence Checking (Vera) Simulation (gnucap-uf)
- Joint Robotics Lab
- Downloads
- Cadence Academic Network
- Studentische Projekte
- Publikationen
- Pinnwand
- Intern
- Forschungsprojekte
- Formal Verification of Analog AI Hardware (FAI)
- Energieoptimierte analoge Schaltungen für deep neural networks (ENERGICS)
- Formal Abstraction and Verification of Analog Circuits (faveAC)
- Analog-Coverage in der Nanoelektronik (ANCONA)
- Hochverlässliches selbst-adaptives Mixed-Signal Multi-Core System-on-Chip(MixedCoreSoC)
- Mikrosystem-Design-Flow für KMUs (MiDes)
- Forschungsaktivitäten
- Code-Coverage for Verilog-A Models
- ASDeX (Formalized Specification of Analog Circuits)
- FAC'14 Benchmark Suite
- Equivalence Checking (Vera) Simulation (gnucap-uf)
- Joint Robotics Lab
- Downloads
- Cadence Academic Network
- Studentische Projekte
- Abgeschlossene Projekte
Highly Optimized Design Methods for Yield and Reliability (HONEY)
Das Projekt "Highly Optimized Design Methods for Yield and Reliability" (HONEY) ist ein von MEDEA+ koordiniertes, europäisches Forschungsprojekt des Bundesministeriums für Bildung und Forschung.
