Floorplanning ist ein verallgemeinertes Platzierungsproblem. Ausgehend von einer hierarchischen Netzliste und einer Bibliothek von möglichen geometrischen Ausprägungen der einzelnen Zellen wird eine Grobplanung des Chip-Layouts angefertigt. Dabei werden sowohl die Fläche des Chips festgelegt als auch die Positionen der Makro-, Block- oder Modulzellen auf dem Chip bestimmt.
Die Schwierigkeit beim Floorplanning resultiert aus dem zusätzlichen Freiheitsgrad, der auf der flexiblen Form der Zellen beruht. Daher benötigt das Floorplanning zusätzlich Bibliotheksinformationen über die möglichen geometrischen Realisierungen der einzelnen Zellen. Diese können sehr vage sein und lediglich Angaben über die Gesamtfläche einer Zelle enthalten, Grenzen für das Seitenverhältnis beinhalten oder aber eine oder mehrere exakt vorgegebene Alternativen für die Form und Größe der Zelle vorgeben.
Grundsätzlich kann die Form einer Zelle ganz beliebig sein. Auf Grund der Komplexität des Problems werden jedoch von den meisten Algorithmen nur rechteckige Zellen zugelassen, teilweise gibt es Erweiterungen für Zellen mit L- oder T-Form oder sogar beliebigen rechtwinkligen Formen. Im folgenden wird jedoch, wie allgemein üblich, von rechteckigen Formen der Zellen ausgegangen.