Entwurfseingabe

  • Entwurfseingabe
  • Systemebene
  • ...SystemC
  • ...SystemVerilog
  • RT-Ebene
  • ...Verilog
  • ...VHDL
  • Gatterebene
  • ...Gatternetzliste
  • ...Schematic Entry
  • Elektrische Ebene/ Strukturelle Sicht
  • ...Bauelementenetzliste
  • ...Schematic Entry
  • Elektrische Ebene/ Physikalische Sicht
  • ...CIF
  • ...GDSII
  • ...Layout Entry
Startseite
Elektrische Ebene / Physikalische Sicht  FunktionelleSicht StrukturelleSicht Physikalische Sicht Systemebene Algorithmische Ebene Register-Transfer-Ebene Gatterebene Elektrische Ebene ● Layout des Chips besteht aus geometrischen Grundformen (Rechtecke, Linien, Polygone) ● Layout beschreibt Masken für die Chipfertigung ● Formate: CIF, GDSII

Auf der elektrischen Ebene und der physikalischen Sicht besteht die Schaltung aus geometrischen Grundmustern (Rechtecke, Linien, Polygone) mit denen Leiterbahnen und aktive Bauelemente beschrieben werden. Das Layout wird für die Herstellung der Fertigungsmasken benötigt. Auch in dieser Form kann eine Schaltungseingabe erfolgen. Dies ist mit einem graphischen Editor oder mit entsprechenden Beschreibungssprache (-format) wie z.B. CIF (Caltech Intermediate Format) oder GDSII (Graphical Design Station II) möglich.