Entwurfseingabe
Entwurfseingabe
Systemebene
...SystemC
...SystemVerilog
RT-Ebene
...Verilog
...VHDL
Gatterebene
...Gatternetzliste
...Schematic Entry
Elektrische Ebene/ Strukturelle Sicht
...Bauelementenetzliste
...Schematic Entry
Elektrische Ebene/ Physikalische Sicht
...CIF
...GDSII
...Layout Entry
Startseite
Hinweis
: Da Javascript ausgeschaltet ist, sind die Grafiken nicht animiert.
Eingabesprache VHDL
● VHDL = VHSIC-HDL =
" Very High Speed Integrated Circuit -
Hardware Descripiton Language "
entity NANDXOR is
port (
A, B : in bit;
C : in bit;
D : out bit);
end NANDXOR;
architecture RTL1 of NANDXOR is
begin
D <= (A nand B) xor C;
end RTL1;
architecture RTL2 of NANDXOR is
begin
process (A, B, C)
begin
if (C = '0') then
D <= A nand B;
else
D <= A and B;
end if;
end process;
end RTL2;
achitecture RTL3 of NANDXOR is
signal T : bit;
begin
T <= A nand B;
p1 : process(T, C)
begin
D <= T xor C;
end process p1;
end RTL3
● Entwicklung initiiert 1980 durch
US Department of Defense
● Design-unabhängig und
Simulator-unabhängig
● 1987 IEEE-Standard 1076
(Update 1993)
●VHDL-AMS-Erweiterung für
Mixed-Signal-Schaltungen