Ist es bei endlicher Komplexität erforderlich, die Chipfläche zu optimieren, ist nach wie vor der Mensch allen automatischen Verfahren überlegen. Für viele Anwendungen (Standard , Analogschaltungen, Zellentwurf) sind deshalb nach wie vor manuelle Verfahren dominierend, d.h. die detaillierte Geometrie aller Masken wird vom Menschen entworfen. Die Arbeitstechnik hat sich dabei seit den 60er Jahren über die Verwendung von Bleistift und Radiergummi, über die Digitalisierung von Handentwürfen sowie den ersten an Großrechner angeschlossenen Grafiksystemen (Calma, Computervision) zu interaktiven intelligenten Grafikeditoren auf Workstations entwickelt. Dem Layouter stehen dort geometrische Grundstrukturen zur Verfügung, die er abrufen und durch verschiedene Operationen manipulieren kann (verschieben, drehen, skalieren, löschen, usw.) Der Entwurf arbeitet polygonbasiert.
Im Beispiel der DRAM-Zelle werden zuerst die Drain-, Gate- und Source-Gebiete des Transistors durch Wahl der Diffusiongebiete bestimmt. Zusätzlich wird eine Diffusionsfläche für den Speicherkondensator der DRAM-Zelle benötigt. Das Gate wird in Polysilizium realisiert (Bit-Leitung). Mit Metall-Flächen und Kontakten zwischen den Layern wird die Zelle verdrahtet. Es muss beim Erstellen auf Symmetrie geachtet und dafür gesorgt werden, dass mehrere Zellen leicht zu matrixförmig aufgebauten Speichern zusammengeschaltet werden können. Dazu sind die Wort- und Bitleitungen an den Kanten herauszuführen.
Nachdem die Zelle gelayoutet wurde, können im Layout-Editor noch Prüfungen stattfinden. Zum einen muss die Schaltung gegen die Netzliste geprüft werden. Zum anderen müssen die Entwurfsregeln überprüft, d.h. der Design-Rule-Check(DRC) durchgeführt werden. Dies geschieht in der Regel interaktiv, indem nach Aufruf des DRCs die Fehler als blinkende Elemente im Layout grafisch dargestellt werden und so leicht beseitigt werden können.
Durch vertikale und horizontale Spiegelung entsteht aus einer DRAM-Zelle ein Feld von Speicherzellen.