Zur Untersuchung des Zeitverhaltens wird eine synchrone digitale Schaltung in einen gerichteten azyklischen Graphen (DAG: Directed Acyclic Graph) umgewandelt. Die Ein- und Ausgänge der Schaltung und der Flip-Flops sowie die Logikgatter werden als Knoten modelliert. Für jede Verbindung zweier Schaltelemente wird eine gerichtete Kante eingeführt. Ein zusätzlicher Knoten Q (Quelle) wird mit allen Eingangsknoten und ein Knoten S (Senke) mit allen Ausgangsknoten über gerichtete Kanten verbunden. Die Kanten erhalten Gewichte, die die Zeitverzögerung zwischen den durch die adjazenten Knoten bezeichneten Signalen angeben.
Das Bild zeigt eine Schaltung und ihren zugehörigen DAG. Die Suche nach dem längsten Pfad von Q nach S liefert den kritischen Pfad Die Länge ist dabei die Summe der Kantengewichte entlang des Pfads. Der kritische Pfad bestimmt die maximale Taktfrequenz.