Wie bereits erwähnt soll der Test die fehlerhaften und fehlerfreien Chips voneinander trennen. Der Test soll dabei ausschließlich fehlerfreie Chips als solche markieren. Auf Grund der Komplexität der integrierter Schaltungen ist es nicht möglich die Schaltungen vollständig zu testen, so dass diese Anforderungen nicht vollständig erfüllt werden kann und fehlerbehaftete Chips als fehlerfrei "erkannt" werden. Es entstehen "escapes". Auf der anderen Seite kann auf Grund der Unvollkommenheit der Testumgebung (z.B. mangelnde Kontaktierung zwischen Testspitzen und Testpunkten) zum Aussortieren fehlerfreie Chips kommen, die als fehlerbehaftet erkannt werden. Es entstehen "rejects".
Die "escapes" führen zu den Ausfällen in den Zielsystemen und verursachen zusätzliche Kosten, die durch den Austausch der Chips bzw. der Systeme entstehen. Ein "reject" senkt künstlich die Ausbeute und trägt ebenfalls zur Steigung der Kosten bei.